Direction scientifique
Transfert de connaissances vers l'industrie

Nos Thèses par thème

Capteur d'images CMOS adaptatif pour systèmes de vision intelligents

Département Architectures Conception et Logiciels Embarqués (LIST-LETI)

Laboratoire Circuits Intégrés, Intelligents pour l'Image

Master ou ingénieur en microélectronique

01-10-2019

SL-DRT-19-0335

william.guicquero@cea.fr

Cette thèse se propose d'explorer de nouvelles architectures de capteurs de vision pour améliorer la réactivité du capteur et faciliter le traitement de son image. L'imageur étudié pendant cette thèse utilisera les technologies microélectroniques émergentes dites « 3D » du CEA leti. Ces technologies permettent d'empiler plusieurs circuits intégrés et présentent l'avantage de proposer une très forte densité d'interconnexions permettant d'envisager des connexions au niveau du pixel de l'imageur. Cela nous permet d'envisager de revoir complètement la chaîne de l'image d'un imageur standard (lecture, amplification, compensation, colorisation, rendu de ton) en amenant au système complet plus d'agilité, une meilleure qualité d'image, une meilleure efficacité énergétique, le tout avec une faible surface de silicium. Le doctorant bénéficiera durant ses 3 années de thèse de l'expertise et de l'excellence scientifique de tout le CEA-Leti pour atteindre des objectifs élevés d'innovation à travers des brevets et des publications de rang international. Le candidat, dynamique et autonome, titulaire d'un Bac +5 en microélectronique, plus particulièrement en conception de circuit intégré analogique et mixte. Une bonne maitrise des outils CAO associés (Cadence, Matlab) sera attendue et des compétences en traitement d'images seront appréciées. Le déroulement des 3 années de thèse commencera par l'étude de l'état de l'art, puis le doctorant définira l'architecture optimale, la concevra et testera un prototype mettant en évidence les potentialités scientifiques et industrielles des solutions proposées.

Architecture de calcul massivement parallèle proche mémoire

Département Architectures Conception et Logiciels Embarqués (LIST-LETI)

Laboratoire Intégration Silicium des Architectures Numériques

Master 2 Recherche ou Ingénieur - Spécialité microélectronique, architecture système sur puce, conception

01-10-2019

SL-DRT-19-0364

romain.lemaire@cea.fr

Les Systèmes-sur-puce (SoC) pour le calcul embarqué ont toujours été contraint par la bande-passante d'accès à la mémoire. Aujourd'hui avec le développement de nouvelles applications très consommatrices de données, les coûts (latence, énergie) d'accès à mémoire pour effectuer les calculs est fortement croissant. Un nouveau paradigme de calcul consistant à réaliser le calcul dans la mémoire (IMC: In-Memory Computing) a été proposé: l'idée est de traiter les données là où elles sont stockées pour gagner en latence et en énergie. La séparation entre unité de calcul et unité de stockage s'estompe introduisant de toutes nouvelles architectures. L'objectif du travail de thèse est de définir une architecture de calcul massivement parallèle proche mémoire, permettant en particulier d'interconnecter une matrice de tuiles de calcul à base de mémoire IMC pour du parallélisme d'exécution (multiprocesseur) et d'accès aux données (bancs mémoires multiples). La thèse s'appuiera sur les travaux existants dans le laboratoire sur des mémoires de type SRAM et s'orientera vers des mémoires à plus haute densité. Le sujet nécessite une approche exploratoire via de la modélisation de l'architecture proposée en lien avec les applications visées (big data, intelligence artificielle). La conception et la réalisation silicium de briques innovantes de l'architecture permettront de valider les concepts proposés.

Apprentissage automatique pour la gestion intelligente de batteries de nouvelle génération à architecture reconfigurable

Département de l'Electricité et de l'Hydrogène pour les Transports (LITEN)

Laboratoire Electronique avancée, Energie et Puissance

formation ingénieur ou master

01-10-2019

SL-DRT-19-0379

vincent.heiries@cea.fr

Situé au sein du campus MINATEC à Grenoble, la mission principale du CEA-Leti consiste à créer de l'innovation et la transférer à l'industrie, en générant des résultats de recherche préparant des exploitations industrielles à moyen et long terme, positionnant sa recherche entre la recherche académique et le R&D industrielle. Au sein du LETI/DSYS, le Service Systèmes de Capteurs, électronique pour l'Énergie a notamment pour mission la conception et la réalisation de systèmes innovants pour répondre à des besoins d'innovations industrielles dans des domaines très variés allant de l'automobile au sport en passant par le domaine du bâtiment. Les compétences qui sont mises en jeu vont de l'électronique à la physique en passant par l'électromagnétisme, la magnétostatique, le traitement du signal et les mathématiques appliquées. La thèse se déroulera au sein du Service SSCE, dans le Laboratoire d'Électronique avancée et d'Électronique pour la Puissance (LETI/DSIS/SSCE/L2EP). Le L2EP développe des solutions pour l'interface et la gestion d'énergie dans les systèmes. Les thématiques du laboratoire portent notamment sur les systèmes électroniques innovants de gestion de pack-batteries Li-ion (Lithium-ion) pour les véhicules électriques. Du transport électrique aux réseaux électriques intelligents en passant par les loisirs et l'industrie, l'utilisation des batteries connait une croissance très rapide et semble être promise à un bel avenir. Bien qu'ayant profité de progrès majeurs au cours des dernières années, les batteries souffrent toujours de certaines limitations, notamment en terme de sécurité, d'autonomie et de durée de vie. Dans ce contexte, l'architecture brevetée de batterie reconfigurable à cellules commutées proposée et développée dans le laboratoire L2EP représente une innovation majeure dans ce domaine et permet d'aller au-delà de ces limitations. Aujourd'hui, les batteries sont constituées d'une mise en série figée de cellules traversées par le même courant. Ces systèmes sont alors limités par la plus faible des cellules mises en série. L'avantage majeur de l'architecture de batterie reconfigurable mise au point est de pouvoir contrôler de manière individuelle et dynamique chaque cellule d'un pack batterie, et ainsi pouvoir proposer de nouvelles fonctionnalités (reconstruction d'un signal sinusoïdal, isolation, sollicitation dynamique des cellules en fonction de leurs états de santé?). Cette architecture permet une reconfiguration complète en temps réel de la topologie de la batterie. Par ailleurs, grâce à cette innovation, on peut s'affranchir des composants habituellement essentiels pour un système batterie mis en ?uvre dans une application en courant alternatif : le chargeur, et l'onduleur. Le gain en coût, volume et poids du système est alors très conséquent. Le premier objectif de cette thèse est l'élaboration d'algorithmes d'estimation innovants des indicateurs SoX (SoC : State of Charge ; SoH : State of Health, SoE : State of Energie, SoP : State of Power) des accumulateurs en s'appuyant sur une utilisation optimale des potentialités nouvelles offertes par l'architecture reconfigurable à cellules commutées. En effet, cette architecture apporte des fonctionnalités inédites ouvrant le champ à l'implémentation de nouveaux algorithmes au sein du « Battery Management System ». Actuellement, il existe une littérature abondante sur les estimateurs SoX de batteries. Ces études affichent des résultats variés en terme de précision et de robustesse. L'évaluation fiable et précise des variables telles que l'impédance et la capacité cellule, reste à ce jour un challenge et nécessite souvent une campagne de caractérisation en laboratoire lourde et couteuse en amont. Il reste un potentiel d'amélioration important dans l'estimation des indicateurs SoX. En particulier, l'estimation de la capacité cellule pourrait être grandement améliorée par un recalage de l'estimateur, rendu possible par une charge-décharge maitrisée de certaines cellules de manière individuelle ; l'évaluation de l'impédance en ligne peut être optimisée par un processus d'identification actif appliqué à une cellule. Il est même envisageable d'opérer un recalage en ligne de la caractéristique « Open Circuit Voltage (OCV) » en fonction de « l'état de charge (SoC) ». Les algorithmes d'estimation de SOx de type observateurs bayésiens et d'apprentissage automatique (Machine Learning) bénéficieront pleinement de ces fonctionnalités et pourraient afficher des performances inégalées. Le deuxième objectif de la thèse est de proposer un algorithme se basant sur les estimations décrites ci-dessus et permettant d'exploiter de manière optimale l'énergie de l'ensemble des cellules de la batterie afin d'augmenter l'autonomie du système tout en maximisant sa durée de vie.

Sécurisation de la cryptographie sur courbes elliptiques binaires contre les attaques par Templates et les attaques Horizontales

Département Systèmes

Laboratoire Sécurité des Objets et des Systèmes Physiques

Master II en Cryptographie ou Data science ou Ecole d'Ingénieur

01-09-2019

SL-DRT-19-0385

antoine.loiseau@cea.fr

Cette étude prend place dans le domaine de la sécurisation des systèmes embarqués et tout particulièrement de la cryptographie asymétrique face aux attaques par canaux auxiliaires horizontales et à base de Templates. Des études récentes, appliquées à la cryptographie symétrique, ont permis de construire de nouvelles techniques d'attaques par canaux auxiliaires, notamment contre des implémentations sites sécurisées. En améliorant l'efficacité des attaques par Templates, ces nouvelles attaques permettent de passer outre des contremesures de masquage. Il semble opportun d'étudier en profondeur les attaques par Templates et horizontales dans le cadre de cryptographie asymétrique. Cette thèse fait suite aux travaux d'Antoine Loiseau sur les Binary Edwards Curves (BEC). Ces travaux ont montré que ce modèle de courbes elliptiques a des propriétés intrinsèques de sécurité face aux attaques par canaux auxiliaires. Cependant des résultats ont montré certaines faiblesses face aux nouvelles attaques par Template. Le but principal de cette thèse est d'évaluer les propriétés des BECs face aux nouvelles attaques par Templates et Horizontales qui font appel aux machine learning. En fonction des résultats obtenus de nouvelles contremesures devront être mises au point afin de pallier à ces nouveaux biais d'attaques.

Réseaux compacts d'antennes ultra-large bande en bande Ka

Département Systèmes

Laboratoire Antennes, Propagation, Couplage Inductif

Master

01-09-2019

SL-DRT-19-0386

loic.marnat@cea.fr

Les systèmes de communication (e.g. 5G) ou de radar (e.g. automobile) millimétriques requièrent des antennes directives afin de compenser les pertes en transmission et des antennes larges bandes pour assurer, suivant l'application visée, un débit important ou une résolution fine. L'agilité du rayonnement devient donc un point clé. Les antennes réseaux offrent des avantages indéniables avec un compromis entre un nombre d'éléments rayonnants et un nombre de circuits actifs pour atteindre les performances requises en matière de formation de faisceau et de puissance rayonnée (dans un facteur de forme imposé par le système cible). Néanmoins, les règles de conception classiques liées à l'agencement des éléments peuvent être un frein pour l'intégration du réseau dans un certain nombre d'applications et aboutissent généralement à des bandes passantes et des gammes de dépointage relativement réduites. L'objectif de cette thèse est de s'affranchir de ces limitations et concevoir des réseaux plus compacts tout en assurant des performances exceptionnelles en matière de bande de fonctionnement et de gamme de dépointage. Pour cela, les études porteront sur la mise en réseau d'éléments miniatures fortement couplés. La compréhension et la modélisation de ces réseaux compacts passeront par : - L'état de l'art sur les antennes réseaux à éléments couplés large bande, - L'étude théorique du fonctionnement d'éléments couplés et les lois régissant leurs couplages, - La conception d'éléments miniatures ultra-large bande et leurs mises en réseau. Les choix technologiques viseront une solution bas coût. - Réalisation et mesures d'un prototype sur la bande Ka. Cette thèse aboutira à la réalisation de prototypes actifs peu encombrants et larges bandes comparé à l'état de l'art. Ceci ouvrira la voie à l'utilisation de réseaux d'antennes performants et facilement intégrable pour des applications avec des environnements complexes et contraints du type terminaux et points d'accès 5G ou radars automobiles millimétriques, ou encore pour des antennes spatiales avancées.

Etude et implémentation d'algorithmes de deep learning non récurrents pour le traitements de séquences temporelles

Département Architectures Conception et Logiciels Embarqués (LIST-LETI)

Laboratoire Calcul Embarqué

Master 2 avec spécialité en deep learning

01-01-2019

SL-DRT-19-0393

david.briand@cea.fr

Les réseaux de neurones récurrents ? et notamment la variante Long-Short Term Memory (LSTM) ? sont aujourd'hui à l'état de l'art dans de nombreux problèmes de classification de séquences temporelles et notamment les applications de reconnaissance vocale (à partir de 2015 pour Android) et de traduction (à partir de 2016 chez Google, Apple et Facebook). Ce type d'algorithme a également été appliqué avec succès pour des applications telles que la reconnaissance d'évènement audio, le débruitage, la modélisation du langage, la génération de séquences etc. Le succès que connaissent aujourd'hui ces approches se fait toutefois au prix de puissance de calcul extrêmement importante. Ainsi, la plupart de ces algorithmes sont exécutés sur le Cloud et non sur l'Edge. En outre, les réseaux récurrents sont très sensibles aux paramètres d'apprentissage et peuvent être difficile à faire converger du fait que les gradients interne à leur structure récurrente peuvent facilement exploser ou au contraire se réduire à zéro. De ce fait, l'adaptation de ces algorithmes pour une implémentation embarquée n'est pas simple, car la récurrence implique une précision élevée et en partie séquentielle (latence importante) des calculs. Certaines techniques visant à contourner ces difficultés commencent à émerger mais restent encore relativement confidentielles. Parmi elles, une technique non récurrente permettant de réaliser un traitement de séquences et présentant donc moins de contraintes que les réseaux LSTM semble prometteuse : les réseaux hiérarchiques. Les réseaux de convolution temporels (TCN) en sont une application. Les avantages et inconvénients de ce modèle notamment sont mis en évidence dans « An Empirical Evaluation of Generic Convolutional and Recurrent Networks for Sequence Modeling » (Shaojie Bai, J. Zico Kolter, Vladlen Koltun). Une implémentation basique de chacune des structures révèle que les TCN sont plus efficaces dans la quasi-totalité des cas référents. Les gradients internes sont beaucoup plus stables et les calculs sont facilement parallélisables du fait de l'élimination de la récurrence.

103 (Page 4 sur 18)
first   previous  2 - 3 - 4 - 5 - 6  next   last
-->

Voir toutes nos offres