Transfert de connaissances vers l'industrie
Département Systèmes et Circuits Intégrés Numériques
Laboratoire Systèmes-sur-puce et Technologies Avancées
Master 2 en informatique ou architetcure des ordinateurs
01-09-2021
SL-DRT-21-0248
Nouveaux paradigmes de calculs, circuits et technologies, dont le quantique (.pdf)
La généralisation d'une organisation hiérarchique des machines HPC en n?uds de plusieurs douzaines de c?urs de calculs interconnectés par un réseau de communication à haute performance a morcelé les systèmes d'exploitation et a complexifié fortement l'écriture des applications. La proposition d'une architecture de processeur 128 bit par la communauté RISC-V offre la possibilité de réinterpréter les concepts fondamentaux au vu de ces évolutions de fond de la structure des machines. Cette proposition offre notamment l'occasion de repenser l'adressage mémoire à l'échelle de toute la machine, et non localement au niveau de chaque n?ud. L'objet de cette thèse sera d'étudier les opportunités ainsi offertes, de proposer des stratégies de gestion d'un espace d'adressage 128 bits à l'échelle de la machine, et d'en évaluer la faisabilité technique, matérielle et logicielle, et les performances visées.
Département Composants Silicium (LETI)
Laboratoire de Composants Mémoires
01-10-2021
SL-DRT-21-0362
Nouveaux paradigmes de calculs, circuits et technologies, dont le quantique (.pdf)
La découverte récente des propriétés ferroélectriques du matériau HfO2 déposé en couches minces génère actuellement un intérêt très fort dans la communauté scientifique. En effet cette découverte ouvre la voie à l'intégration de mémoires non volatiles ultra faible consommation au sein de n?uds technologiques les plus avancés. Très récemment, des résultats très prometteurs ont été présentés par notre groupe sur l'intégration de capacités ferroélectriques à base de HfO2 (FeRAM) dans le Back-End de circuits CMOS 130nm. L'objectif de la thèse sera d'optimiser les performances mémoires de ces FeRAM (cyclabilité, fenêtre mémoire, temps d'écriture et de lecture, tenue en température), de les intégrer au sein de matrices, et de montrer qu'il est possible de réduire leur dimension afin de les intégrer dans des n?uds technologiques avancés (28nm FDSOI).
Département Systèmes et Circuits Intégrés Numériques
Laboratoire pour la Confiance des sYstèmes de calcuL
M2R ou ingénieur avec connaissance en programmation et/ou optimisation
01-10-2021
SL-DRT-21-0400
Nouveaux paradigmes de calculs, circuits et technologies, dont le quantique (.pdf)
Les processeurs quantiques actuels sont loin encore de ressembler à l'image idéalisée que pouvaient se faire les pionniers de l'algorithmie quantique : ils ont un mauvais rapport signal/bruit, ont un petit nombre de qubits et une interconnexion limitée qui complique encore la prise en main et la programmation. Cela ne signifie pas pour autant qu'ils sont seulement des prototypes sans utilité pratique. De fait ce type de systèmes de calculs quantiques aussi appelés NISQ d'après l'acronyme anglais "Noisy Intermediate Scale Quantum processors" (ou processeurs Quantiques Bruités de Taille Intermédiaire) sera l'avenir du calcul quantique pour les années qui viennent et pour le futur prévisible. De ce fait il serait de première importance de faire des investigations sur le type de calculs et d'algorithmes qu'on peut mettre en ?uvre sur ces machines, en particulier dans le cadre des problèmes d'optimisation. Une piste particulièrement intéressante est celle des algorithmes dits hybrides qui entrecroisent des parties quantiquement accélérées avec des calculs sur des ordinateurs standards. Dans le cadre de cette thèse, nous nous proposons de faire des recherches sur les limitations de ces premiers ordinateurs NISQ déjà accessibles de façon plus ou moins publique (soit sur simulateurs ou machines réelles) et comment les utiliser malgré ces limitations dans le cadre des algorithmes d'optimisation.
Département Composants Silicium (LETI)
Laboratoire Packaging et 3D
Mater 2 en physique des matériaux, physiques des semi-conducteurs, microélectronique.
01-09-2021
SL-DRT-21-0411
Nouveaux paradigmes de calculs, circuits et technologies, dont le quantique (.pdf)
Le projet Quantum Silicon Grenoble, incluant le CEA-LETI, CEA-IRIG et l'Institut Néel, vise à réaliser un ordinateur quantique à base de bits quantiques (qubits) en silicium. Les conditions de fonctionnement des qubits (températures cryogéniques = 1K, hautes fréquences de l'ordre du GHz, forte densité de signaux) nécessitent le développement de briques technologiques adaptées, en particulier, pour le routage des signaux d'entrée et de sortie des qubits vers une électronique de contrôle. Les métaux supraconducteurs sont des candidats idéaux pour remplir cette fonction de par l'annulation de leur résistance à basse température et leur faible conductivité thermique qui permet de protéger les qubits de l'échauffement généré par l'électronique de contrôle embarquée sur le même module. Le contexte est le même pour les applications de spectroscopes infra rouge embarqués sur les satellites. La thèse se contrera d'abord sur l'étude de matériaux supraconducteurs (Nb, NbN, TiN, TiNAl) en caractérisant leurs propriétés structurales, électriques et supraconductrice à basse température pour leur intégration dans une piste de routage et en plots multicouches. Elle se poursuivra, en étroite collaboration avec le CEA Irfu à Saclay, par la mise en place d'un protocole de mesure de conductivité thermique à basse température ainsi que par la conception et l'élaboration d'échantillons adaptés. L'objectif final sera de mettre à profit les connaissances acquises pour concevoir le système d'interconnexions supraconductrices du prototype de module quantique au sein de l'équipe.
Département Systèmes et Circuits Intégrés Numériques
Laboratoire Fonctions Innovantes pour circuits Mixtes
BAC+5 Electronique : Diplome d'ingénieur et/ou Master de recherche
01-10-2020
SL-DRT-21-0529
jean-frederic.christmann@cea.fr
Nouveaux paradigmes de calculs, circuits et technologies, dont le quantique (.pdf)
Dans le contexte de l'Internet des Objets, les applications sont souvent sporadiques et les conditions de fonctionnement des systèmes difficiles. La réduction de la consommation des plateformes embarquées permet d'augmenter l'autonomie de tels systèmes ou d'améliorer leurs fonctionnalités. Pour cela, ce sujet aborde la conception d'un composant mémoire capable de réaliser des calculs complexes directement en mémoire afin de réduire fortement les échanges de données avec le processeur et de réduire la consommation énergétique associée. Ce composant sera conçu en logique asynchrone, solution naturelle pour de telles applications et qui offre des opportunités d'optimisation forte dans son implémentation physique. La description d'un tel composant, sa validation par simulation, son implémentation physique et la caractérisation de ses performances constituent les étapes importantes de ces travaux de thèse. La fabrication d'un circuit intégrant les propositions faites dans le cadre des travaux pourra également être envisagée et permettra de valider l'approche choisie dans un contexte réel.
